GOWIN提供Andes A25 RISC-V CPU IP和AE350子系统作为其GW5AST-138 FPGA的硬核

圣何塞,2023年8月29日——Andes Technology Corporation(TWSE: 6533; SIN: US03420C2089; ISIN: US03420C1099),RISC-V国际创始高级会员,领先的高效、低功耗32/64位RISC-V处理器核心供应商,非常高兴地宣布,其AndesCoreTM A25 RISC-V CPU IP和AE350外设子系统已经硬化并嵌入到全球增长最快的FPGA公司GOWIN Semiconductor的GW5AST-138 FPGA芯片中。这种集成,是首批完整的RISC-V微控制器之一嵌入FPGA,为设计人员提供了A25处理器的功率和大多数处理器所需的外设,而不会消耗任何FPGA资源。因此,硬件团队可以在FPGA中填充他们的增值设计,而软件团队可以根据丰富的RISC-V生态系统并发创建应用程序代码。

Andes北美销售副总裁Vivien Lin表示:“Andes致力于提供尖端的RISC-V技术,让开发者创造创新和高效的解决方案。Andes A25 RISC-V CPU和AE350外设子系统作为GOWIN Semiconductor GW5AST-138 FPGA的硬核集成,标志着实现这一愿景的重要里程碑。这代表了RISC-V架构的重大进展,因为它为我们的共同客户提供了一个通用的硬件开发平台,用于在提交硅制造其最终SoC设计之前创建、调试和验证他们的最终SoC设计。对于不需要SoC的客户,它将实现一个完整的RISC-V计算机,准备好驱动他们的最终应用程序。”

GOWIN高级解决方案开发总监Jim Gao说:“在Arora V系列中,我们将RISC-V CPU通常需要的外设硬化。我们包括一个可完全控制的高速SerDes,用于通信、视频聚合和需要非常高数据率的AI计算加速应用。其他实例化功能包括支持ECC错误校正的Block RAM模块、高性能多电压GPIO和高精度时钟体系结构。这些硬功能为设计人员节省了高达138K LUT的FPGA可编程逻辑资源。”

关于基于RISC-V的GW5AST-138 FPGA:

运行在400MHz的AndesCoreTM A25硬核支持RISC-V P-extension DSP/SIMD指令集(草案)、单精度和双精度浮点数以及位操作指令,并且具有用于基于Linux的应用程序的MMU。AE350 AXI/AHB基础平台配备一级存储器、中断控制器、调试模块、AXI和AHB总线矩阵控制器、AXI到AHB桥以及预集成的一系列基本AHB/APB总线IP组件。FPGA内的DDR3控制器和SPI Flash控制器备份A25的32K字节I缓存和D缓存在缓存未命中后的情况。芯片外DDR3提供数据存储器,SPI Flash包含A25的指令存储器(代码在启动时从SPI Flash复制到DDR3和缓存中)。除了硬实例化功能之外,GOWIN GW5AST-138 FPGA的可编程逻辑还提供了138K LUT用于自定义设计实现。GOWIN EDA提供了一个易于使用的FPGA硬件开发环境用于Arora V。该环境支持多种基于RTL的编程语言、综合、布局和布线、比特流生成和下载、功耗分析和在设备逻辑分析器。

价格和可用性

配备GOWIN_V1.9.9 Beta-3 SDK的GW5AST-138 FPGA将于8月18日通过分销渠道提供。

关于GOWIN半导体

成立于2014年,总部和主要研发中心位于中国的GOWIN半导体,致力于通过可编程解决方案在全球范围内加速客户创新。我们专注于优化产品并为使用可编程逻辑器件的客户消除障碍。我们对技术和质量的承诺使客户能够降低在生产板上使用FPGA的总体拥有成本。我们的产品组合包括广泛的可编程逻辑器件、设计软件、知识产权核、参考设计和开发套件。我们力求为全球消费类、工业、通信、医疗和汽车市场的客户服务。

关于安凌科技

Andes Technology成立于18年前,是RISC-V国际创始高级会员,是一家公开上市的公司(TWSE: 6533; SIN: US03420C2089; ISIN: US03420C1099),是高性能/低功耗32/64位嵌入式处理器IP解决方案的领先供应商,是将RISC-V推向主流的动力。其V5 RISC-V CPU系列从微小的32位内核到具有DSP、FPU、向量、Linux、超标量和/或多核心功能的先进64位乱序处理器。到2022年底,Andes-EmbeddedTM SoC的累计体积已超过120亿。欲了解更多信息,请访问https://www.andestech.com。在LinkedIn、Twitter、Bilibili和YouTube上关注Andes!